SOLID-STATE IMAGE PICKUP ELEMENT

Patent number:

JP59108465

Publication date:

1984-06-22

Inventor:

YAMADA HIDETOSHI; others: 04

Applicant:

OLYMPUS KOGAKU KOGYO KK; others:

01

Classification:

- international:

H04N5/30; H01L27/14

- european:

Application number: JP19820217761 19821214


Priority number(s):

Abstract of JP59108465

PURPOSE:To obtain a sensor having double high resolution and density by dividing a gate region of an electrostatic induction transistor into two, attaining electric independence and using the region in common at picture element section.

CONSTITUTION:A source 13 is

CONSTITUTION:A source 13 is diffused on an upper part of a substrate 12 having a transparent electrode 11 via an n<+> layer 10 and a drain 14 is embedded to a position corresponding to a source in the substrate 12. Source wire lines by a signal electrode 15 are sectioned by a separating region 16 by an embedded oxide film and a gate 17 is diffused into an epitaxial layer 18 similarly as the source 13 so as to clip the source 13. Each gate 17 is connected by bridging over a separation region 16 with a readout electrode 19 in the direction orthogonal to the source wire line by the signal electrode 15.



(9) 日本国特許庁 (JP)

①特許出願公開

⑫公開特許公報(A)

昭59-108465

⑤Int. Cl.⁸H 04 N 5/30H 01 L 27/14

識別記号

庁内整理番号 6940—5C 6819—5F ③公開 昭和59年(1984)6月22日発明の数 1

発明の数 1 審査請求 未請求

(全 7 頁)

公固体撮像素子

②特

願 昭57-217761

20出

願 昭57(1982)12月14日

170発 明 者

山田秀俊

東京都渋谷区幡ケ谷二丁目43番 2号オリンパス光学工業株式会

社内

⑫発 明 者 遊佐厚

東京都渋谷区幡ケ谷二丁目43番 2号オリンパス光学工業株式会

社内

@発 明 者 水崎隆司

東京都渋谷区幡ケ谷二丁目43番 2号オリンパス光学工業株式会 社内

⑩発 明 者 西澤潤一

仙台市米ケ袋一丁目6番16号

⑩発 明 者 玉蟲尚茂

仙台市角五郎一丁目3番8号

の出 願 人 オリンパス光学工業株式会社

東京都渋谷区幡ヶ谷2丁目43番

2号

切出 願 人 西澤潤一

仙台市米ケ袋一丁目 6番16号

⑩代 理 人 弁理士 杉村暁秀 外1名

明 観 1

1 発明の名称 固体機像素子

2. 特許 間求の 範囲

上 半導体紙板上に光磁変換領域と、光磁変換された信号を銃出すための静電誘導トランジスタとを具え、前配静電頻等トランジスタのゲート領域を2分して観気的に独立させ、これらの2分したゲート領域を隣接せる光電変換配ゲート領域を配置したことを特徴とする。 歯体機像素子。

8.発明の辞額な説明

本角明は半導体を用いて光幽像を配気信号に変換する個体操像素子に関し、特に高密度・高呼像での固体操像素子を退供することを目的とする。にテレビジョンカメラに用いられる光電変換案子として、機像管に代わり、半導体換額回路技術により製作されるODあるいはMOBを要子は小型、軽量、低荷費電力等の時。

上述したような問題点を解決するためには、一 顕素の寸法をより一層小さくし得るような電子構 造とすることが選まれる。この要認に適うものと して、伸電誘導トランジスタ(SIT)を用いた 固体機像素子が、IBRB Transactions on Efectron Devices 『(vot. 2 6 , ※12 , 第 1970~1977頁)に提案されている。これは第1回に示すように、確方向チャネルをもつ
8 IT1を用いるものであり、矢印2にて示す方向からの光入財により透明機構8を介して整仮4
内に発生した環荷キャリャはドレイン5に書倒され、ゲート8に読出パルスが加わつた時にソース7を経て信号退極8から読出される。なお各SIT1は分離領域8によつで互いに分離されている。このように、SITを用いた固体機像素子では、信号説出しを終方向にで行なうため、一個業の寸法を小さくすることができる。

(8)

り、21はソースに流れる信号電流を引換える垂、値シフトレジスタである。なお動作の説明上、各ソースを図示のように上部から版に A, B, C,とし、各ゲートも上から順に A, D, O,とする。

上述した所から明らかなように、本希明によればソース1個ごとに1個のゲートを具えていればはいことになる。さらに、ソース1個につき2個のゲートを有する第1図に示すような従来例と第2および8図に示す本始明とを比較すれば明らかなように、本発明によれば垂直方向の一回案の寸法を約 1/2 に輸小することができる。従つて、約2

面体版像器子にある。

図頭につき本発明を脱明する。

第2 図は、命電誘導トランジスタ(SIT)を 用いた本発明による固体操像業子の一実施例を一 取切欠して示す斜視図であり、第8 図は第2 図の エ-I 祭上での断値図である。

n⁺ 増10を介して透明電極11を具えている基板18の上部には、ソース18が拡散されており、基板中のソースに対応する位置にはドレイン14が埋込まれている。信号磁極15によるソース配。 録ライン間は埋込み酸化炭による分離領域16で区切られており、またソース18を挟むようにゲート17がソース18と同様エピタキシヤル増18に拡散されている。各ゲート17は、信号電梯15によるソース配線ラインと直交する方向に読出程には、9により分離領域16を跨いで結算されている。

第4 凶は第2 および 8 凶の固体 職 徹 案子の 回路 構成を示す感凶であり、ここに 2 0 はゲートに 加える 読出パルスを 加える 水平 シフトレジスタであっ

(**6**)

3 倍の解像既を得ることが可能である。 なお、上、述した例では水平方向にゲートを結線すると共に 鑑慮方向にソースを結線するものとしたが、これ は水平方向にソースを結 機し、垂直方向にゲート を結線するものとしてもよいことは勿論であり、; こ の場合には水平方向の解像度を約 3 倍に高める ことができる。

第8図は他の就出法を用いる場合の国路構成を示す線図であり、本例でも説明の便宜上、各ソースを図示のように上から取に A , B , O , ・・・・・。とし、また各ゲートも上から順に a , b , o , ・・・・・・・とする。この場合、各ゲートは説出切換スイッチ18A,120,・・・・・を介して水平シフトレジスタ20に配練されている。各説出切換スイッチ13A,120,・・・・・の。ゲートは(1)および(8)の二系統に分かれている。

第 7 図は 第 6 図の 例に おける シフトレ ジスタ 2 0 の 囃子 (ア) , (イ) , (ク) ・・・・ および 就 出 切換スイッチのゲート (1) , (2) に 加える パッ .ルスを示す波形図である。

第1凶において T₁ の期間には税出り終スイッチ 18Aがオンになつているため、ゲート&.bに 説出ペルスが加わり、Aのソースに迷尬が沈れる。 Taの期間には競出切換スイッチ180がオンにな. つているため、ゲートロ。dに統出パルスが加わ り、Oのソースに軽流が流れる。Tgの期間では ゲートロ、よによりどのソースに思流が流れる。 T。の期間では読出切換スイッチ18Bがオンとな つているため、ゲートb,cに銃形パルスが加わい り、Bのソースに電流が流れる。以下Tgの期間で はDのソースに、Taの期間ではFのソースに選流 が妣れる。以上のようにして各ソースはA,ロ, E , * · · · · B , D , F , · · · · の 顧 に 走 査 さ れ る ため、インターレース走光を行なうことができる。 第8図は第3図の変形例を示す断面図であり、 ここに第8回の各部と同一部分を示すものには同 一符号を付して示してある。この例はドレイン 14 関のアイソレーションのために絶骸層80によつ て各ドレインを囲むようにしたものであり、この×

, **7**,

なお第8,8図および新8図の実施例では光電、変換領域で発生したキャリヤ(正孔)を審領している領域は低機関筋板領域12のドレイン拡散局14に優した領域であるが、第8図に示すように従来の Hook 型8ITセンサーにしばしば用いられる基板領域12とドレイン拡散階14との間に信号地荷の審穫層として p⁺ 拡散層81を設ける構造に変形することも容易である。

本発明は製面照射型 8 I Tイメージセンサーに 適用することも容易である。その一実施例を第1 Q。 図に示す。第1 Q A 図は断面構造図、第1 Q D 図 はその A - A' 線上での断面構造図、第1 Q D 図 動作説明のためのマトリックスアレイの回路構改 の一例を示し、第1 Q d 図にはゲートパルスの読 出およびリセット動作時の波形の一例を示してあ る。

第10a,り図に示す構造選成のためのプロセス手限の一方法はつぎの通りである。 先ずり 型基板 5 0 上に 8 ITのドレインとなる n⁺ 製型込拡散 版 6 1 および瞬接するドレイン間を絶離するため。

ようにすれば、隣接幽案間のクロストークをより、 一層完璧に排えることができる。この構造選成の ためのプロセス手順として以下2つの方法を示す。

第1の方法は、単結晶基板1 8 上に簡常L0008 法と称される選択敗化法により歳化物絶線層 8 0 : を凸状に形成し、その後拡散によってドレイン拡 散層 1 4 を形成する。その後エピタキシヤル層 1 8 を或長させる。この際絶縁暦上のエピタキシヤル 借は単結晶化しないが、その後レーザーアニール 法等によって単結晶化させることができる。それ。 以降は慣例の製法通りである。

第2の方法は、搭板12上に埋込拡取層14を全面または遊択的に形成した後、その上にエピタキシャル層18を破長させ、その後酸素イオンおよび窒素イオンを高速度・高速度にイオン注入しいて、エピタキシャル層内部に絶縁層を形成し(これは通常8IXOX法と称される)、その後アニール法によつてイオン通路となつた絶縁層30の上の領域を他の単結晶領域並みの特性に回復させる。それ以降の製法は従来の製法と同じである。これ

(8)

つぎに第100図を参照して動作について説明する。この第100図のマトリックスアレイ構成は、入射像を操像するのに時間を3分割し、検出
国案位置を1g 個素づつずらして撮像する所謂インターレース方式機像に適用した例を示したもので、ある。

前述した護面照射型S I T センサーの実施例においても述べたように、第 1 画像 (A フレームと称する) の競出時にはゲートは極配親ライン 5 0を a - b , c - d , e - f , ·····と云う組合わっ

せでゲート走を用のシフトレジスタ 5 1 で遊択し」 つぎの第 2 固像 (B フレームと称する) の 級出時 にはゲート 唯極配線 ライン 5 0 を b - c , d - e , ……の組合わせで選択する。

この場合ドレイン電極配線タイン52にはドレー イン走査用のシフトレジスタ68で選択されて高 い難圧が印加される。ここで光電変換那はゲート 拡散形 4 6 (第 1 0 a , b 図) およびその周辺の 空乏化した領域であり、入射光によつて発生した 電子 - 正孔対のうち、正孔が前記空乏層を機切る == などして P 型ゲート拡散層 4 5 に書程される。 これによりゲート拡散層の選位は上昇し、ゲート 異価配線ライン 5 0 にパルスを印加した場合に、 ゲート電極も8とゲート拡股層45間のキャパシ タンスによつて誘起される選択時にゲート拡散層に 9 5 の単位が入射光のない場合に比べ入射光焦に 比例して高い唯位となる。この状態でドレイン拡 散局41が選択されて尚重圧が印加され、ソース 配録タインi4も選択されると、上記入射光量に 関係したドレイン電流が流れて、それが負荷抵抗ニ

(11)

4 図面の餅単な説明

第1回はSITを用いた従来の固体機像業子の一例を示す断面図、

第2 図は本発明による固体操像案子の一例を一 部切欠して断聞も示す斜視図、 5 5 で変換されて信号電圧として読出される。

すべてのゲートラインの読出(A フレーム機出) 終了後には選位りセットに引続いて機像を行なつ て信号が谐々されつつあるゲート拡散層について ゲートラインの組合わせを削述したように変えて。 同様の統出(B フレーム跳出)を行なう。

以上各実施例にて説明したように本ி明によれば、マトリックス状アレイの一方向に関し、従来例の調楽問絶縁領域をなくし、その領域にソース拡散層を敷け、これらのソース拡散層を取出むゲッ

(18) .

第 8 図は第 2 図の『- 『碑上での断歯図、 第 4 図は第 2 および 8 図の動作説明用のマトリ ツクス状アレイの回路構成を示す練図、

第 5 図はゲートに加える競出ペルスの一例を示す波形図、

第6 図は第4 図の説出法とは異なる競出法を用いる場合の回路解成を示す線図、

第7 図は第 8 図の例におけるゲートに加える銃 出ペルスの一例を示す遊形図、

、磨8以は窮8四の変形例を示す断面図、

第8四は第8四の一部変形例を示す断面図、

第10a図は疫面服射型のSITイメージセンサに本発明を適用した例を示す断面図、

第10b巡紅第10a巡のA-A/原上での新順巡、

第10 ° 図は第1 υ a 図の動作説明用のマトリックス状アレイの回路構成を示す線図、

第10 d 図は第1 0 a 図におけるゲートに加えるベルスの競出しおよびリセット動作時のバルスの一例を示す彼形図である。

—354—

特開昭59-108465 (6)

. 1 ... 8 I T 2 ··· 光入射方向 4 … 基板 8 … 透明電極 5 … ドレイン 8 ... 7 - 1 9 --- ソース 8 … 僧号電極 9 … 分離領域 10 ··· n+ 商 11 … 透明 臨極 12 … 基板 18 … ソース 14 … ドレイン 15 … 信号電概 16 … 分離貿城 17 -- 7 - } 18 …エピタキシヤル層 19 … 旋出電桶 20 … 水平シフトレジスダ 21 … 垂直シフトレジスタ 8.0 … 絶 模 層 81 ··· P 拉胶磨 40 … 基 板 41 … n⁺ 拡 散 脂(ドレイン)42 … p⁺ 拡 散 層 48 … n エピタキシヤル暦 44 … 絶縁層 80 … ゲート電極配線タイン

54 … ソース 既後配線 ライン

55 … 負荷低抗

特許 出顔人 オリンパス光学工業株式会社

可以一般人 西海河

代理人弁理士 杉 付 曉

司 中組士 杉 村 興


PART OF THE PART O

(1B)


61 … ゲート走査用シフトレジスタ 52 … ドレイン電極配線ライン

58 … ドレイン 起査用シフトレジスタ

第 1 図




第2図



第 3 図

(16)



第 4 図

